verilog语法规则个人总结- eeleader的日志- 电子工程世界-论坛-

2012年6月27日 ... 不能用于电路合成的verilog 语法：. 叙述：Delay, Initial, Repeat, Forever, Wait, Fork, Join, Event, time, ...

home.eeworld.com.cn