verilog中generate语句的用法- 李海川- 51CTO技术博客

2013年1月15日 ... 生成语句可以动态的生成verilog代码，当对矢量中的多个位进行重复操作时，或者当 进行多个模块的实例引用的重复操作时，或者根据参数的定义来 ...

lihaichuan.blog.51cto.com