verilog中generate的用法（genvar） - FPGA/CPLD - 电子工程世界-论坛 ...

有没有见过这种用法的wire [1:0] a, b, c; parameter PW = 2; //assign c[1:1] = a ^ b; generat ... verilog中generate的用法（genvar） ,电子工程世界- ...

bbs.eeworld.com.cn