verilog中generate用法及參數傳遞（轉） - wangwang的日誌 - 網易博客

Verilog-2001添加了generate迴圈，允許產生module和primitive的多個實例化，同時也可以產生多個variable，net，task，function，continous assignment，initial和always。在generate語句中可以引入if-else和case語句，根據條件不同產生不同的實例化。 在

blog.163.com