[verilog]if……else的一种糟糕的用法_huigenb_新浪博客

2010年11月30日 - 但发现这样的case语句综合出来的out_tem为触发器，按理说这样的思路是没有错的啊，因为in的每一种情况我都对out_tem赋了值，把out_tem作为 ...

blog.sina.com.cn