module與 endmodule 語法之間是Verilog的程式碼起始與結束 ... 引用一個模組的 方法稱為取別名,所謂的別名,就好比是這個模組所創造出來的物件,一個模組所 ...
chip0214.myweb.hinet.net