clementyan 筆記分享: Verilog FPGA 2013/10/7

2013年10月7日 - 邏輯運算子! && || //與& | 差在一個為邏輯閘之AND與OR(可多於一位元)，兩個為條件式的 ...

clementyan.blogspot.com