2012年7月6日 ... 在上一篇裡面,我們談過了verilog 三大塊的寫法,以及常見的verilog錯誤,那 ... 其實 一個module,就好像在寫一個完整的電路,有哪些input, output,要有 .... 才學到的, 在寫完module,別忘了加上instance,把這個module該如何引用 ...
yodalee.blogspot.com