2012年7月3日 ... 感謝鄭為中大神的提醒,要寫這篇verilog常見錯誤文,也感謝鄭為中大神 ... 我們考慮 電路合成的情形,當我們寫一個if,或者case,這些東西在電路內 ...
yodalee.blogspot.com