Verilog

Verilog 的模型. 3. Verilog 的架構. 4. MAX+plus II 的. 環境. 5. 基本資料型態. 6. 輸出 入埠的宣告. 7. 邏輯閘階層模型. 的敘述. 8. 資料流模型的敘. 述. 9. 行為模型的敘述.

www.google.com.tw