Verilog課程使用: 半加法器((迴圈形式))

2009年10月5日 ... 半加法器((迴圈形式)). module top; integer ia, ib; reg a, b; wire c, s; and a1(c, a, b); xor x1(s, a, b); initial begin for(ia=0; ia

dyu09.blogspot.com