Verilog代碼優化之for語句 - 第1頁 - 特權's Blog——永遠忠於年輕時的夢想！ - EDN China電子設計技術

2014-03-23 21:35 評論: 怎麼感覺版主的這個帖子寫得有問題，阻塞賦值和非阻塞賦值的用法不是固定的嗎？ 在時鍾邊沿觸發的邏輯不就應該是使用非阻塞賦值麼？ 還有，即使這裡使用了阻塞賦值綜合出來的結果也是一樣的吧？

bbs.ednchina.com