Verilog中generate的用法_百度文库

2011年1月23日 ... 一：generate Verilog-2001 添加了generate 循环，允许产生module 和primitive 的 多个实例化，同时也可以产生多 ...

wenku.baidu.com