Verilog中generate用法 - 360Doc个人图书馆

2011年4月4日 ... verilog2001中有generate这个语法，近日有用到，简单归纳如下：. 语法：. 1。genvar 后面的for，变量必须是genvar变量；generate+if，不如`ifdef `else ...

www.google.com.tw