Verilog中的assign以及always_百度知道

2011年12月25日 - Verilog中的assign以及always1、reg是always块里用的，要用在时序逻辑里，不能用组合逻辑assign ... 2010-05-13 关于verilog 的always的用法.

zhidao.baidu.com