Verilog HDL語言的條件語句---if語句 - 集成電路設計 - 集成電路採購

集成電路採購-Verilog HDL語言的條件語句---if語句 ... if語句是用來判定所給定的條件是否滿足，根據判定的結果(真或假)決定執行給出的 兩種操作之一。Verilog HDL語言提供了3種形式的if語句.

www.starskeys.com