Verilog HDL語言的條件語句---case語句 - 集成電路設計 - 集成電路採購

集成電路採購-Verilog HDL語言的條件語句---case語句 ... ase語句是一種多分支選擇語句，if語句只有兩個分支可供選擇，而實際問題中常常需 要用到多分支選擇.Verilog語言提供的case語句直接處理多分支選擇。

www.starskeys.com