+ Verilog - Computer Architecture and System Laboratory, EE-NCKU

+ Verilog基本語法介紹. 2 ... 指定值到wire，可使用assign的關鍵字。 wire 或reg 都可以 ... reg：為verilog中可暫存值的資料型態，功能和變數非常類似，內. 定值為x。

caslab.ee.ncku.edu.tw