Verilog 语言标准化的目的是将现存的通过Verilog-XL 仿真器体现的Verilog 语言 标准化。 ..... Verilog 语法经常严格要求只有一个声明语句, 例如always就是这样。
wenku.baidu.com