Verilog 中的Initial 時序控制區塊- 陳鍾誠的網站

2012年1月5日 ... Verilog 中的Initial 時序控制區塊 ... initial begin // 程式碼end ... initial begin for (i = 0; i < 32; i = i + 1) mem[i] = i[7:0]; end always @ (posedge clk) ...

ccckmit.wikidot.com