SystemVerilog--關於force用法 - xavi_siege的專欄 - 博客頻道 - CSDN.NET

邏輯在具體實現上是通過2個計數器來控制100ms的計時控制，具體如下：定義計數器A（取值範圍在0~9），計數器B（取值範圍0~38399），且計數器B的啟動是在計數器A取值為9時才開始，而計數器A的計數條件為模塊埠輸入的10ms同步信號。在Netlist模擬中 ...

blog.csdn.net