Setup & Hold Time in Digital Circuit | 願~~

今天看到幾個問題 Hold Time 為啥會有負值? 在Multicycle 時，為啥hold time 不是 (setup time – 1) 為啥Hold time與 Clock 週期無關? (可能是可以改變 Clock Pulse 的 Hi-Low 比例達到要求) 這幾個問題我都沒搞清楚過 >_< 理論上

kunyichen.wordpress.com