Start Analysis & Synthesis ~ 分析和合成 project下的verilog語法 2 3 3. Start Compilation ~ (download及timing模擬時 才需使用) (此動作包含第二步驟的動作,因compile的動作更多,所以較耗時間) 5. DEBUG Compile(Analysis) ...
cad6.csie.fju.edu.tw