MOS開關.(Verilog) - 第1頁 - 小時不識月 - EDN China電子設計技術

轉發到我的博客 評論 @小時不識月 的“MOS開關.(Verilog)” 一.MOS開關1.NMOS源極(d)接Gnd一般情況下，可認為晶體管受柵極(g)電平VG的控制(control).1).VG=H，源極(s)與漏極(d)接通;2).VG=L，源極(s)與漏極(d)斷開.源極(s)與漏極(d)接通,則漏極(d)被下拉到Gnd.2 ...

bbs.ednchina.com