Infinite Loop: 【筆記】Verilog Module

其中，連接埠類似於程式語言中函式的參數（parameter ），提供了對外溝通的介面。包含了輸入埠（input）、輸出埠（output ... 這裡的「module」為 Verilog 語法的關鍵字，代表一個模組宣告的開頭；「AndGate」為這個模組的名稱（註1）；而括號中的

program-lover.blogspot.com