Implementation of a 2’s Complement Multiplier Using Adding/subtracting Circuits

表 2 模擬結果列表 4. 結論 本論文以傳輸閘設計之加/減法器為基礎設計 了一個4bit×4bit，2 的補數平行乘法器，本電路預 期可應用於一般多媒體和數位訊號處理晶片、CPU、以及其他數位系統設計。未來工作的重點，

nfudee.nfu.edu.tw