HDLによるFPGA設計

1. 論理合成向けの Verilog HDL の書き方 合成系と検証系 デジタル回路の基本形 組合せ回路の RTL 記述 FlipFlop の RTL 記述 Verilog の 論理 式の書き方 ムーアマシンの RTL 記述

members3.jcom.home.ne.jp