† Design & Signal の 交響曲 † | Just another WordPress.com site

Just another WordPress.com site ... 8. 除材料損耗外, 任何阻抗突變(如Via或是PAD)都可以引起rise time退化和ISI, 過孔的主要影響不是由他的電感引起, 而是由上下層面PAD的過量電容, 過孔孔壁與板內平面間的電容引起,

takako042.wordpress.com