DDR SDRAM在嵌入式係統中的應用 - 自动化在线网-我们只专注于技术

在讀周期中，DDR SDRAM輸出的DQ和DQS信號是邊沿對齊的。為了使用DQS作為選通信號來捕獲DQ，DQS信號需要在FPGA內部相對於DQ信號作90 的相位延遲。但是這個延遲不能使用鎖相環(PLL)來完成，因為DQS信號不具有時鍾的特性。 因此，需要在DQS ...

www.autooo.net