我對DQS的理解: 讀取DDR的數據時,DDR的DQ是隨著DQS變化,在DQS的每一個沿出現下一次的數據。在fpga設計中,用DQS鎖存DQ,然後在fpga內部再用時鍾同步數據。不知這樣理解對否? 我閱讀Micron的MT46V128M4的資料時,在Figure 40: x4, x8 ...
xilinx.eetop.cn