Chapter 11 Verilog硬體描述語言Chapter 11 Verilog硬體描述語言

Verilog 的基本語法規定. ▫ 關鍵字如module, endmodule, assign, wire, always, input, output, begin, end…等必須使用小寫. ▫ 識別字的大小寫是有差別的，第一個 字.

www.cc.ntut.edu.tw