Altera DE2-70 的七段顯示器控制- 陳鍾誠的網站

2012年4月2日 - Verilog 程式. module Seg7(input [3:0] num, output [0:7] seg); reg [7:0] nseg; always @(num) begin case (num) 4'b0000: nseg = 8'b11111100; ...

ccckmit.wikidot.com