12 回 より美しく Verilog 記述の改善

end この場合、always文は全ての入力変化に対して反応する。このため、全てのケースにおいて出力が決定すれば、そ れはレジスタではなく組み合わせ回路の出力と同じである。合成系もそのように判断して組み合わせ回路を生成して

www.am.ics.keio.ac.jp