高速度CMOS比較器__臺灣博碩士論文知識加值系統

在本篇論文將介紹高速CMOS比較器的設計。本比較器之架構包含四部份:1. 輸入 取樣線路(INS),2.前級放大器(PAI),3.動態半門閂電路(dynamic latch,SA2) 及4.

www.google.com.tw