關於Verilog語法一問?(頁1) - FPGA/CPLD/ASIC討論區- Chip123創新 ...

2007年1月11日 ... `ifdef `else `endif的用法其實就如masonchung大講的一樣 .... ifdef 與verilog 的if是 不一樣層級的東西。

bbs.innoing.com