關於Verilog語法一問?(頁1) - FPGA/CPLD/ASIC討論區- Chip123創新 ...

2007年1月11日 ... ifdef 與verilog 的if是不一樣層級的東西。討論Verilog的時候最好不要用『執行』這樣 的字眼。所以，把你的 ...

bbs.innoing.com