關於Verilog程式方面的語法問題 - Yahoo!奇摩知識+

今天我看程式範例，看到一段語法，看不懂我將裡面的東西 打出來給大大看好了module decoderinput [2:0] a;output [7:0] b;wire [7:0] b;assign b[0]=(a==3'b000)?1'b1: 1'b0;assign b[1]=(a==3'b001)?1'b1: 1'b0;assign b[2]=(a ...

tw.knowledge.yahoo.com