[转载]Verilog中generate用法_SUN_403_新浪博客

2013年1月16日 ... verilog2001中有generate这个语法，近日有用到，简单归纳如下：. 语法：. 1。genvar 后面的for，变量必须是genvar变量；generate+if，不如`ifdef `else ...

blog.sina.com.cn