[转载]VHDL和Verilog的区别_码农小散_新浪博客

2010年3月27日 ... 这两种语言都是用于数字电子系统设计的硬件描述语言，而且都已经是IEEE 的标准 。 VHDL 1987 年成为 ...

blog.sina.com.cn