(筆記) always block內省略else所代表的電路(SOC) (Verilog) - 真OO ...

2012年1月29日 ... 在Verilog中，always block可以用來代表Flip-Flop, Combination Logic ... 裡，省略 else所代表的是不同的電路。 always@(a or b or en) if (en)

www.cnblogs.com