(筆記) 如何將memory轉成vector? (SOC) (Verilog) - 真OO无双- 博客园

2008年12月25日 ... 重點是：『這些花俏的寫法，Quartus II 7.2/8.1都可以合成』。 ... genvar與generate是 Verilog 2001才有的，非常強大，可以配合for做一些規律性 ...

www.cnblogs.com