testbench设计初步 · (verilog和vhdl)Te · ModelSim环境基于VHDL · 编写高效率的testbench. 支持《第10章VHDL TestBench仿真》复制粘贴及免费下载.
www.wendangdaquan.com