晶格缺陷 : 當晶格之間的鍵結沒有按照規律的順序導致晶格排列上出現了段落或落差的現象，稱之為差排 (dislocation)，是屬於一種線缺陷，會導致漏電的產生，如圖 ...
brighter.myweb.hinet.net
提供