程式計數模組PcTick -- Verilog + Icarus - 陳鍾誠的網站

2012年5月31日 ... module pcTick(input clock, reset, output reg [31:0] pc, output reg [2:0] tick); always @(posedge clock) begin if (reset) begin pc = 0; tick = 0; end ...

ccckmit.wikidot.com