程式扎記: [ Verilog Tutorial ] 行為模型的敘述: always, if/else ...

2013年11月17日 - [ Verilog Tutorial ] 行為模型的敘述: always, if/else, case 與for loop ... 判斷結果執行相關處理. if 敘述能處理正準位與負準位觸發兩種訊號, 語法如下:.

puremonkey2010.blogspot.tw