[碩士] IC設計步驟| 蕾咪哈哈| 旅行攝影進修理財

2011年2月4日 - ncverilog +access+r test_alu.v alu_s.v tsmc18.v 檢查time violation的方式，在testbench上加入此行，瞭解delay的情況。 $sdf_annotate(“alu_s.sdf" ...

ramihaha.tw