以軟體的程式語言來比較，VHDL的語法即有如PASCAL般的嚴謹；反之，Verilog的語法卻與當時流行的C語言極為類似（事實上，Verilog大部分語法的制定，其靈感便 ...
www.cs.nccu.edu.tw
提供