硬件描述语言Verilog（第6章）.ppt

例：下图是一个4位的乘法器结构，用Verilog HDL设计一个加法器树4位乘法器. 8. 9 .... 复数乘法器的电路结构如下图所示。

smesy.xidian.edu.cn