在這個宣告之後,我們用了一 個類似C語言的for迴圈。Warning!在Verilog的語法中並不允許i1234++,因此,我們必須 使用i1234=i1234+1。雖然變數i1234宣告成reg型別,但可以用任何的算數表示式 (arithmetic-expression)。reg型別的變數有一點像C語言的unsigned ...
www.cis.nctu.edu.tw