數位IP設計實務三 - Verilog硬體語言模擬

數位IP設計實務三 - Verilog硬體語言模擬 工業技術研究院 趙仁偉 wayne.chao@itri.org.tw Agenda 為什麼要做模擬 測試模組(test module)寫法 ...

stmail.tajen.edu.tw